


Kapitel 5 - Feldeffekttransistoren

→ 3 Anschlüsse: Gate, Source, Drain


→ 3 Arten:

1) n-Kanal-Anreicherungstyp-FET . 2) p-Kanal-Anr.-FET



n-MOS

→ Shockley-Read-Hall-Modell



→ Gleichungen:

$$i_g = 0$$

$i_D = 0$, für $U_{GS} - U_{th} \leq 0$ → Sperrbereich


$$i_D = \begin{cases} \beta(U_{GS} - U_{th})U_{DS} - \frac{1}{2}U_{DS}^2, & \text{für } 0 < U_{GS} - U_{th} > U_{DS} \rightarrow \text{linearer Bereich} \\ \frac{1}{2}\beta(U_{GS} - U_{th})^2, & \text{für } 0 < U_{GS} - U_{th} \leq U_{DS} \rightarrow \text{Sättigungsbereich} \end{cases}$$

$U_{th} > 0 \Rightarrow$ Anreicherungstyp , $U_{DS} \geq 0$ (Drain hat die größere Potential)

$U_{th} < 0 \Rightarrow$ Verarmungstyp

→ Kanallängenmodulation: Abhängigkeit von i_D von U_{DS} mit Hilfe eines Faktors $(1 + \gamma U_{DS})$

→ Ausgangskennlinie von nMOS-Enhancement




* p-MOS → Source hat die größere Potential

→ $U_{DS} \leq 0, U_{th} < 0$


$$i_g = 0$$

$$i_D = \begin{cases} 0, & U_{th} - U_{GS} \leq 0 \\ -\beta(U_{GS} - U_{th})U_{DS} - \frac{1}{2}U_{DS}^2, & 0 < U_{th} - U_{GS} > U_{DS} \\ -\frac{1}{2}\beta(U_{GS} - U_{th})^2, & 0 < U_{th} - U_{GS} \leq U_{DS} \end{cases}$$


3) n-Kanal-Verarmungstyp-FET



• nMOS-Inverter




→ Übertragungskennlinie:




Nachteil: Für $U_1 > 0$ immer Leistung entnommen.

• CMOS-Inverter



→ Übertragungskennlinie



Vorteil: Für $U_1 \geq U_B$ keine Leistung entnommen.

Kapitel 10 - Logikschaltungen (siehe DS und EDS)

- 2 diskrete Werte: „0“ und „1“
- 3 Grundverknüpfungen: NOT, AND, OR
- Wertetabelle am Bsp von AND:

x_1	x_2	y
0	0	0
0	1	0
1	0	0
1	1	1

sind

- Alle möglichen Verknüpfungen zweier Signale durch NAND oder NOR darstellbar.

→ Boolesche Algebra (siehe Skript)

→ CMOS-Technologie:

*Vorteile:

→ einfach realisierbar

→ wenige Verlustleistung

Bsp: NAND-Gatter

